<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="OR Gate">
      <a name="facing" val="south"/>
      <a name="inputs" val="4"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(290,160)" to="(350,160)"/>
    <wire from="(450,150)" to="(450,220)"/>
    <wire from="(360,150)" to="(360,220)"/>
    <wire from="(240,150)" to="(240,220)"/>
    <wire from="(240,150)" to="(360,150)"/>
    <wire from="(160,170)" to="(210,170)"/>
    <wire from="(430,160)" to="(550,160)"/>
    <wire from="(320,140)" to="(320,220)"/>
    <wire from="(120,230)" to="(120,250)"/>
    <wire from="(460,140)" to="(460,220)"/>
    <wire from="(450,150)" to="(550,150)"/>
    <wire from="(140,180)" to="(140,210)"/>
    <wire from="(460,140)" to="(550,140)"/>
    <wire from="(160,140)" to="(320,140)"/>
    <wire from="(90,250)" to="(120,250)"/>
    <wire from="(90,220)" to="(120,220)"/>
    <wire from="(360,150)" to="(450,150)"/>
    <wire from="(230,270)" to="(230,310)"/>
    <wire from="(300,270)" to="(300,310)"/>
    <wire from="(370,270)" to="(370,310)"/>
    <wire from="(440,270)" to="(440,310)"/>
    <wire from="(280,170)" to="(420,170)"/>
    <wire from="(320,140)" to="(460,140)"/>
    <wire from="(210,170)" to="(210,220)"/>
    <wire from="(160,150)" to="(240,150)"/>
    <wire from="(420,170)" to="(420,220)"/>
    <wire from="(350,160)" to="(430,160)"/>
    <wire from="(280,170)" to="(280,220)"/>
    <wire from="(290,160)" to="(290,220)"/>
    <wire from="(420,170)" to="(550,170)"/>
    <wire from="(210,170)" to="(280,170)"/>
    <wire from="(350,160)" to="(350,220)"/>
    <wire from="(430,160)" to="(430,220)"/>
    <wire from="(160,160)" to="(290,160)"/>
    <comp lib="1" loc="(300,270)" name="OR Gate">
      <a name="facing" val="south"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="0" loc="(140,210)" name="Splitter">
      <a name="facing" val="west"/>
    </comp>
    <comp lib="1" loc="(370,270)" name="OR Gate">
      <a name="facing" val="south"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="1" loc="(440,270)" name="OR Gate">
      <a name="facing" val="south"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="0" loc="(300,310)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(230,270)" name="OR Gate">
      <a name="facing" val="south"/>
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="0" loc="(230,310)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(370,310)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="2" loc="(140,180)" name="Decoder">
      <a name="select" val="2"/>
      <a name="disabled" val="0"/>
      <a name="enable" val="false"/>
    </comp>
    <comp lib="0" loc="(90,220)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,250)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(440,310)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(4,16)" name="Text">
      <a name="text" val="Designed by S. Gražulis (https://saulius.grazulis.lt) CC-BY-NC"/>
      <a name="halign" val="left"/>
    </comp>
  </circuit>
</project>
