<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(290,220)" to="(290,300)"/>
    <wire from="(310,200)" to="(350,200)"/>
    <wire from="(310,310)" to="(350,310)"/>
    <wire from="(310,430)" to="(350,430)"/>
    <wire from="(310,550)" to="(350,550)"/>
    <wire from="(290,330)" to="(290,420)"/>
    <wire from="(290,450)" to="(290,540)"/>
    <wire from="(290,90)" to="(290,190)"/>
    <wire from="(90,240)" to="(180,240)"/>
    <wire from="(90,590)" to="(180,590)"/>
    <wire from="(90,350)" to="(180,350)"/>
    <wire from="(90,470)" to="(180,470)"/>
    <wire from="(260,210)" to="(280,210)"/>
    <wire from="(160,90)" to="(160,260)"/>
    <wire from="(260,320)" to="(280,320)"/>
    <wire from="(260,440)" to="(280,440)"/>
    <wire from="(260,560)" to="(280,560)"/>
    <wire from="(260,320)" to="(260,360)"/>
    <wire from="(260,440)" to="(260,480)"/>
    <wire from="(260,560)" to="(260,600)"/>
    <wire from="(290,570)" to="(290,610)"/>
    <wire from="(160,260)" to="(160,370)"/>
    <wire from="(260,210)" to="(260,250)"/>
    <wire from="(140,90)" to="(160,90)"/>
    <wire from="(160,490)" to="(180,490)"/>
    <wire from="(160,370)" to="(180,370)"/>
    <wire from="(160,610)" to="(180,610)"/>
    <wire from="(160,260)" to="(180,260)"/>
    <wire from="(240,250)" to="(260,250)"/>
    <wire from="(240,480)" to="(260,480)"/>
    <wire from="(240,600)" to="(260,600)"/>
    <wire from="(240,360)" to="(260,360)"/>
    <wire from="(140,550)" to="(280,550)"/>
    <wire from="(140,430)" to="(280,430)"/>
    <wire from="(140,310)" to="(280,310)"/>
    <wire from="(140,200)" to="(280,200)"/>
    <wire from="(160,370)" to="(160,490)"/>
    <wire from="(160,490)" to="(160,610)"/>
    <wire from="(160,90)" to="(290,90)"/>
    <comp lib="0" loc="(290,610)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp loc="(310,430)" name="full-adder"/>
    <comp lib="0" loc="(90,470)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(310,310)" name="full-adder"/>
    <comp lib="6" loc="(4,16)" name="Text">
      <a name="text" val="Designed by S. Gražulis (https://saulius.grazulis.lt) CC-BY-NC"/>
      <a name="halign" val="left"/>
    </comp>
    <comp lib="0" loc="(350,550)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(350,430)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp loc="(310,550)" name="full-adder"/>
    <comp loc="(310,200)" name="full-adder"/>
    <comp lib="0" loc="(140,430)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,200)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(140,550)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(350,310)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(240,360)" name="XOR Gate"/>
    <comp lib="0" loc="(140,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(240,480)" name="XOR Gate"/>
    <comp lib="0" loc="(140,90)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(240,250)" name="XOR Gate"/>
    <comp lib="0" loc="(140,310)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(240,600)" name="XOR Gate"/>
    <comp lib="0" loc="(90,240)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(90,590)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
  <circuit name="full-adder">
    <a name="circuit" val="full-adder"/>
    <a name="clabel" val="FA"/>
    <a name="clabelup" val="north"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(250,280)" to="(250,410)"/>
    <wire from="(370,330)" to="(420,330)"/>
    <wire from="(370,220)" to="(420,220)"/>
    <wire from="(220,230)" to="(270,230)"/>
    <wire from="(370,220)" to="(370,240)"/>
    <wire from="(250,410)" to="(420,410)"/>
    <wire from="(490,320)" to="(490,350)"/>
    <wire from="(490,370)" to="(490,400)"/>
    <wire from="(480,210)" to="(580,210)"/>
    <wire from="(250,250)" to="(290,250)"/>
    <wire from="(250,250)" to="(250,280)"/>
    <wire from="(370,240)" to="(370,330)"/>
    <wire from="(220,280)" to="(250,280)"/>
    <wire from="(390,310)" to="(420,310)"/>
    <wire from="(390,200)" to="(420,200)"/>
    <wire from="(270,230)" to="(270,390)"/>
    <wire from="(560,360)" to="(580,360)"/>
    <wire from="(390,200)" to="(390,310)"/>
    <wire from="(270,230)" to="(290,230)"/>
    <wire from="(370,200)" to="(390,200)"/>
    <wire from="(350,240)" to="(370,240)"/>
    <wire from="(470,320)" to="(490,320)"/>
    <wire from="(470,400)" to="(490,400)"/>
    <wire from="(490,350)" to="(510,350)"/>
    <wire from="(490,370)" to="(510,370)"/>
    <wire from="(270,390)" to="(420,390)"/>
    <wire from="(370,150)" to="(370,200)"/>
    <wire from="(580,360)" to="(580,410)"/>
    <comp lib="1" loc="(560,360)" name="OR Gate"/>
    <comp lib="1" loc="(470,320)" name="AND Gate"/>
    <comp lib="0" loc="(220,280)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(580,210)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(220,230)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(480,210)" name="XOR Gate"/>
    <comp lib="0" loc="(580,410)" name="Pin">
      <a name="facing" val="north"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(350,240)" name="XOR Gate"/>
    <comp lib="1" loc="(470,400)" name="AND Gate"/>
    <comp lib="0" loc="(370,150)" name="Pin">
      <a name="facing" val="south"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
