<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0">
    <tool name="Transistor">
      <a name="facing" val="south"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(670,460)" to="(670,470)"/>
    <wire from="(670,510)" to="(670,520)"/>
    <wire from="(740,460)" to="(740,470)"/>
    <wire from="(740,510)" to="(740,520)"/>
    <wire from="(600,460)" to="(600,470)"/>
    <wire from="(450,460)" to="(510,460)"/>
    <wire from="(600,510)" to="(600,520)"/>
    <wire from="(740,460)" to="(790,460)"/>
    <wire from="(800,520)" to="(800,530)"/>
    <wire from="(380,510)" to="(380,520)"/>
    <wire from="(450,460)" to="(450,470)"/>
    <wire from="(450,510)" to="(450,520)"/>
    <wire from="(310,460)" to="(310,470)"/>
    <wire from="(310,510)" to="(310,520)"/>
    <wire from="(380,460)" to="(380,470)"/>
    <wire from="(740,520)" to="(800,520)"/>
    <wire from="(450,440)" to="(450,460)"/>
    <wire from="(450,520)" to="(450,550)"/>
    <wire from="(740,440)" to="(740,460)"/>
    <wire from="(560,490)" to="(580,490)"/>
    <wire from="(630,490)" to="(650,490)"/>
    <wire from="(700,490)" to="(720,490)"/>
    <wire from="(270,490)" to="(290,490)"/>
    <wire from="(340,490)" to="(360,490)"/>
    <wire from="(410,490)" to="(430,490)"/>
    <wire from="(510,420)" to="(510,460)"/>
    <wire from="(670,460)" to="(740,460)"/>
    <wire from="(670,520)" to="(740,520)"/>
    <wire from="(600,460)" to="(670,460)"/>
    <wire from="(600,520)" to="(670,520)"/>
    <wire from="(560,490)" to="(560,550)"/>
    <wire from="(630,490)" to="(630,550)"/>
    <wire from="(700,490)" to="(700,550)"/>
    <wire from="(340,490)" to="(340,550)"/>
    <wire from="(410,490)" to="(410,550)"/>
    <wire from="(380,460)" to="(450,460)"/>
    <wire from="(380,520)" to="(450,520)"/>
    <wire from="(310,460)" to="(380,460)"/>
    <wire from="(310,520)" to="(380,520)"/>
    <comp lib="0" loc="(630,550)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(270,490)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(510,420)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(740,470)" name="Transistor">
      <a name="type" val="n"/>
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(600,470)" name="Transistor">
      <a name="type" val="n"/>
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(310,470)" name="Transistor">
      <a name="type" val="n"/>
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(670,470)" name="Transistor">
      <a name="type" val="n"/>
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(340,550)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(560,550)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(380,470)" name="Transistor">
      <a name="type" val="n"/>
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(800,530)" name="Ground"/>
    <comp lib="0" loc="(410,550)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(450,440)" name="Pull Resistor">
      <a name="pull" val="1"/>
    </comp>
    <comp lib="0" loc="(790,460)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(450,470)" name="Transistor">
      <a name="type" val="n"/>
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(740,440)" name="Pull Resistor">
      <a name="pull" val="1"/>
    </comp>
    <comp lib="0" loc="(700,550)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(450,550)" name="Ground"/>
    <comp lib="6" loc="(4,16)" name="Text">
      <a name="text" val="Designed by S. Gražulis (https://saulius.grazulis.lt) CC-BY-NC"/>
      <a name="halign" val="left"/>
    </comp>
  </circuit>
</project>
