<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(330,370)" to="(330,630)"/>
    <wire from="(380,450)" to="(440,450)"/>
    <wire from="(380,530)" to="(440,530)"/>
    <wire from="(670,410)" to="(720,410)"/>
    <wire from="(560,400)" to="(620,400)"/>
    <wire from="(560,420)" to="(620,420)"/>
    <wire from="(180,590)" to="(230,590)"/>
    <wire from="(490,290)" to="(600,290)"/>
    <wire from="(490,530)" to="(600,530)"/>
    <wire from="(380,450)" to="(380,530)"/>
    <wire from="(330,290)" to="(330,370)"/>
    <wire from="(560,370)" to="(560,400)"/>
    <wire from="(560,420)" to="(560,450)"/>
    <wire from="(330,370)" to="(440,370)"/>
    <wire from="(330,290)" to="(440,290)"/>
    <wire from="(150,270)" to="(440,270)"/>
    <wire from="(150,350)" to="(440,350)"/>
    <wire from="(150,430)" to="(440,430)"/>
    <wire from="(150,510)" to="(440,510)"/>
    <wire from="(380,530)" to="(380,630)"/>
    <wire from="(230,310)" to="(230,470)"/>
    <wire from="(280,550)" to="(440,550)"/>
    <wire from="(280,390)" to="(440,390)"/>
    <wire from="(280,390)" to="(280,550)"/>
    <wire from="(600,390)" to="(620,390)"/>
    <wire from="(600,430)" to="(620,430)"/>
    <wire from="(180,630)" to="(330,630)"/>
    <wire from="(280,550)" to="(280,590)"/>
    <wire from="(600,290)" to="(600,390)"/>
    <wire from="(600,430)" to="(600,530)"/>
    <wire from="(230,470)" to="(440,470)"/>
    <wire from="(230,310)" to="(440,310)"/>
    <wire from="(270,590)" to="(280,590)"/>
    <wire from="(370,630)" to="(380,630)"/>
    <wire from="(330,630)" to="(340,630)"/>
    <wire from="(230,590)" to="(240,590)"/>
    <wire from="(230,470)" to="(230,590)"/>
    <wire from="(490,370)" to="(560,370)"/>
    <wire from="(490,450)" to="(560,450)"/>
    <comp lib="0" loc="(150,270)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(180,630)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(490,370)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(490,290)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(370,630)" name="NOT Gate"/>
    <comp lib="1" loc="(270,590)" name="NOT Gate"/>
    <comp lib="1" loc="(670,410)" name="OR Gate">
      <a name="inputs" val="4"/>
    </comp>
    <comp lib="0" loc="(720,410)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(180,590)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,430)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(150,510)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(490,530)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="1" loc="(490,450)" name="AND Gate">
      <a name="inputs" val="3"/>
    </comp>
    <comp lib="0" loc="(150,350)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(4,16)" name="Text">
      <a name="text" val="Designed by S. Gražulis (https://saulius.grazulis.lt) CC-BY-NC"/>
      <a name="halign" val="left"/>
    </comp>
  </circuit>
</project>
