<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
  This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).

  <lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(450,300)" to="(450,370)"/>
    <wire from="(290,380)" to="(350,380)"/>
    <wire from="(310,240)" to="(310,310)"/>
    <wire from="(510,250)" to="(510,390)"/>
    <wire from="(770,300)" to="(770,370)"/>
    <wire from="(610,380)" to="(670,380)"/>
    <wire from="(430,230)" to="(550,230)"/>
    <wire from="(190,250)" to="(190,390)"/>
    <wire from="(630,240)" to="(630,310)"/>
    <wire from="(630,240)" to="(670,240)"/>
    <wire from="(430,230)" to="(430,250)"/>
    <wire from="(530,310)" to="(630,310)"/>
    <wire from="(190,440)" to="(230,440)"/>
    <wire from="(310,240)" to="(350,240)"/>
    <wire from="(210,310)" to="(310,310)"/>
    <wire from="(160,440)" to="(190,440)"/>
    <wire from="(100,440)" to="(130,440)"/>
    <wire from="(610,240)" to="(630,240)"/>
    <wire from="(650,260)" to="(670,260)"/>
    <wire from="(650,360)" to="(670,360)"/>
    <wire from="(290,240)" to="(310,240)"/>
    <wire from="(330,360)" to="(350,360)"/>
    <wire from="(330,260)" to="(350,260)"/>
    <wire from="(190,390)" to="(190,440)"/>
    <wire from="(530,310)" to="(530,370)"/>
    <wire from="(510,390)" to="(510,440)"/>
    <wire from="(210,310)" to="(210,370)"/>
    <wire from="(430,250)" to="(430,320)"/>
    <wire from="(650,300)" to="(770,300)"/>
    <wire from="(260,440)" to="(510,440)"/>
    <wire from="(330,300)" to="(450,300)"/>
    <wire from="(750,250)" to="(750,320)"/>
    <wire from="(750,250)" to="(810,250)"/>
    <wire from="(730,370)" to="(770,370)"/>
    <wire from="(770,370)" to="(810,370)"/>
    <wire from="(650,320)" to="(750,320)"/>
    <wire from="(330,320)" to="(430,320)"/>
    <wire from="(190,250)" to="(230,250)"/>
    <wire from="(190,390)" to="(230,390)"/>
    <wire from="(410,370)" to="(450,370)"/>
    <wire from="(510,250)" to="(550,250)"/>
    <wire from="(510,390)" to="(550,390)"/>
    <wire from="(650,320)" to="(650,360)"/>
    <wire from="(650,260)" to="(650,300)"/>
    <wire from="(530,370)" to="(550,370)"/>
    <wire from="(730,250)" to="(750,250)"/>
    <wire from="(410,250)" to="(430,250)"/>
    <wire from="(330,320)" to="(330,360)"/>
    <wire from="(330,260)" to="(330,300)"/>
    <wire from="(210,370)" to="(230,370)"/>
    <wire from="(100,230)" to="(230,230)"/>
    <comp lib="0" loc="(100,440)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="CLK"/>
    </comp>
    <comp lib="1" loc="(290,380)" name="NAND Gate"/>
    <comp lib="1" loc="(410,370)" name="NAND Gate"/>
    <comp lib="0" loc="(100,230)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="D"/>
    </comp>
    <comp lib="1" loc="(160,440)" name="NOT Gate"/>
    <comp lib="0" loc="(810,370)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Q"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(810,250)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Q"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(837,361)" name="Text">
      <a name="text" val="_"/>
    </comp>
    <comp lib="1" loc="(610,240)" name="NAND Gate"/>
    <comp lib="1" loc="(290,240)" name="NAND Gate"/>
    <comp lib="1" loc="(730,250)" name="NAND Gate"/>
    <comp lib="1" loc="(410,250)" name="NAND Gate"/>
    <comp lib="1" loc="(730,370)" name="NAND Gate"/>
    <comp lib="1" loc="(610,380)" name="NAND Gate"/>
    <comp lib="1" loc="(260,440)" name="NOT Gate"/>
  </circuit>
</project>
